Сообщается, что на предстоящем симпозиуме VLSI 2023 в июне компании Kioxia и WD представят доклад о самой передовой на сегодня памяти 3D NAND с более чем 300 слоями. Также будут представлены технологии, которые увеличат скорость флеш-памяти, для чего был предпринят ряд мер, включая увеличение числа плоскостей в каждом слое — отдельно работающих массивов ячеек.
Общее представление о структуре многослойной 3D NAND. Источник изображения: Western Digital
Нетрудно понять, что партнёры пойдут по пути наращивания параллелизма в работе 3D NAND. Больше отдельных массивов ячеек на кристалле (плоскостей или планов) — больше данных можно будет обработать одновременно. Сегодня таких на кристалле традиционно две или четыре, но Kioxia и WD увеличили число плоскостей до восьми.
Но и это не всё! В новой памяти с 210 активными слоями (хотя этот же приём может быть реализован в недавно анонсированной 218-слойной 1-Тбит 3D TLC NAND) задействовано чтение двух соседних ячеек памяти одним синхроимпульсом (стробом). Партнёры называют этот подход «один импульс-два строба» и он также ведёт к росту пропускной способности новой памяти. В чистом виде это снижает общее время считывания памяти на 18 %.
Ещё одним новшеством стало внедрение гибридного декодера адреса строки (X-DEC). Новая память с восемью отдельными областями ячеек в каждом слое сильно уплотнила разводку, что могло повлечь за собой ухудшение задержек чтения. Также была ускорена передача данных между памятью и хостом благодаря сокращению области запроса данных в направлении X до 41 %. Декодер смягчает все эти последствия усложнения архитектуры и дизайна кристалла и снижает задержки до 40 мс, что даже лучше, чем у серийных 128-слойных чипов 3D NAND обеих компаний (у них этот показатель по 56 мс).
Как результат, параллелизм и улучшенная архитектура поднимают пропускную способность памяти с 210 слоями до 205 Мбайт/с. Правда, для этого, очевидно, придётся создавать довольно сложные контроллеры. Появляется риск того, что контроллер не справится с распределением нагрузки по восьми плоскостям в каждом слое, и по 210 слоям вверх, и это будет сопровождаться снижением производительности вместо её роста. Добавим, скорость работы по каждому контакту шины данных составит 3,2 Гбит/с — как и у штатной 218-слойной новой 3D NAND. Так что все эти находки уже могут быть реализованы в массово выпускаемых микросхемах.
Кроме разработки восьмиплановых структур партнёры представят решение для создания 3D NAND с более чем 300 слоями. Для этого необходимо увеличить длину вертикальных сквозных каналов и повысить их качество — оно должно быть хорошо с запасом для более «высоких» микросхем. Для достижения этих целей компании планируют использовать так называемый метод металлостимулированной латеральной рекристаллизации (MILC).
Для удаления примесей и устранения дефектов в канале используется силицид никеля. Компании создали на основе технологии опытный 112-слойный чип с 14-мкм отверстиями. Измерения показали, что шум чтения снижается минимум на 40 %, а проводимость канала увеличивается в десять раз, и все это без ущерба для надёжности ячеек. Память с более чем 300 слоями, кстати, также в виде проекта или даже прототипа представила компания SK Hunix и мы о ней тоже можем услышать на предстоящем симпозиуме.
Наконец, ожидается доклад компании Tokyo Electron. Этот производитель инструментов для травления собирается рассказать о методе быстрого травления более чем 10-микронных (10 мкм) вертикальных каналов для 400-слойных 3D NAND без чрезмерного потребления энергии или использования токсичных веществ. Утверждается, что технология диэлектрического травления High-Aspect-Ratio (HAR) использует криогенный этап изготовления пластин и новый химический состав газа для создания каналов высотой 10 микрон с «превосходным» профилем травления всего за 33 минуты и с уменьшенным на 84 % углеродным следом. Ждём подробностей.
Читайте нас: