«Последний рубеж транзисторной архитектуры»: TSMC и Intel рассказали о нанолистовых транзисторах
Переход на 2-нанометровую технологию, который в 2025 году начнут TSMC, Samsung и Intel, знаменует собой не просто очередной этап миниатюризации, а фундаментальную смену парадигмы в производстве полупроводников. Внедрение транзисторов с круговым затвором (Gate-All-Around) и нанолистовыми каналами, по мнению экспертов, является «последним рубежом» классической кремниевой архитектуры, которая будет доминировать в индустрии как минимум до середины 2030-х годов.
Архитектура Nanoflex: гибкость вместо количества
Ключевое отличие новых транзисторов от предшественников FinFET кроется в геометрии. Если в FinFET каналы (рёбра) расположены вертикально, и их количество жестко задает характеристики, то нанолисты укладываются горизонтально друг над другом. Это радикально меняет подход к проектированию. TSMC уже внедрила технологию Nanoflex, позволяющую динамически изменять ширину нанолистов на одном кристалле. Узкие каналы используются для энергоэффективных блоков, а широкие — для производительных вычислительных ядер, где требуется пропускать большие токи. Фактически, инженеры получают возможность «настраивать» транзисторы под конкретную задачу, а не подстраиваться под фиксированные параметры.
Выигрыш в производительности и энергоэффективности
Переход с 3-нм FinFET на 2-нм нанолисты дает прирост плотности размещения транзисторов на 15% вне зависимости от типа схемы. Однако ключевой выбор остается за разработчиками: если приоритет — скорость вычислений, производительность вырастет на 15%. Если же цель — снижение энергопотребления, выигрыш достигает впечатляющих 30%. Это делает новую технологию одинаково привлекательной как для мощных серверных процессоров, так и для мобильных устройств.
Революция в памяти SRAM
Наибольший эффект от внедрения нанолистов ожидается в сегменте статической памяти (SRAM). Каждая ячейка SRAM состоит из шести транзисторов, что делало её масштабирование крайне сложной задачей для FinFET. К примеру, переход с 4-нм на 3-нм техпроцесс увеличил плотность SRAM всего на 6%. Технология Nanoflex позволяет при переходе с 3-нм на 2-нм техпроцесс добиться роста плотности ячеек памяти на 11%. Это критически важно, так как SRAM является неотъемлемой частью любых чипов — от простых контроллеров до сложных ускорителей ИИ.
Intel на конференции IEDM 2024 представила результаты эксперимента, который определил физические границы этой архитектуры. Создав транзистор с длиной канала 6 нм и шириной нанолиста 2 нм, компания доказала его полную работоспособность и управляемость. Это означает, что нанолистовая архитектура не упрется в технологический потолок в ближайшее время, и переход на двумерные материалы (например, графен) откладывается на неопределенный срок.
Важно понимать, что маркировка «2 нм» в названии техпроцесса давно не соответствует физическим размерам затвора или канала. Реальные элементы транзисторов измеряются десятками нанометров. Эксперимент Intel с 6-нм каналом показал, что у индустрии есть запас прочности для совершенствования текущей технологии еще на много лет, прежде чем потребуется переходить к принципиально новым архитектурам вроде CFET (комплементарных полевых транзисторов), которые ожидаются лишь к середине 2030-х годов.
Для TSMC внедрение Gate-All-Around станет первым опытом после «более чем четырех лет труда». Samsung, в свою очередь, уже использует подобную структуру в своих 3-нм чипах с 2022 года. Тем не менее, именно массовый переход всех трех гигантов на единую архитектуру в 2025 году станет началом новой эры в микроэлектронике, где гибкость и адаптивность транзисторов станут важнее простой погони за нанометрами.
