Intel показала конструкцию транзисторов будущего CFET, но в реальных чипах они появятся нескоро
Кремниевый гигант Intel официально подтвердил, что его будущие процессоры перейдут на принципиально новую архитектуру транзисторов — многослойные комплементарные FET (CFET). Это заявление, сделанное на отраслевой конференции ITF World 2023 в Антверпене, знаменует собой не просто очередной техпроцесс, а смену парадигмы в борьбе за закон Мура. Если планы реализуются, плотность размещения логических элементов на кристалле вырастет вдвое по сравнению с современными решениями, что открывает путь к созданию чипов с беспрецедентной производительностью.
Генеральный менеджер по развитию технологий Intel, Энн Келлехер, раскрыла детали дорожной карты, подтвердив, что компания намерена перепрыгнуть через промежуточные этапы, которые рассматривают конкуренты. Вместо использования разветвленных (forksheet) транзисторов, Intel делает ставку на прямой переход от нанолистовых RibbonFET к более сложным CFET.
RibbonFET как трамплин: что изменится уже в 2024 году
Прежде чем говорить о далекой перспективе, стоит оценить ближайший рубеж. Уже в 2024 году Intel планирует запустить техпроцесс Intel 20A с транзисторами RibbonFET. Это архитектура с нанолистами и круговым затвором (nanosheet GAAFET). В отличие от нынешних FinFET, где затвор охватывает канал с трех сторон, RibbonFET полностью окружает четыре нанолиста. Такая конструкция, по словам Келлехер, позволяет не только увеличить плотность транзисторов, но и существенно повысить скорость переключения без критического роста энергопотребления. Разработка ведется строго по графику, и первые коммерческие продукты на этой архитектуре должны появиться уже в следующем году.
CFET: вертикальная эволюция кремниевой логики
Главной сенсацией выступления стал анонс многослойных транзисторов CFET. Визуализация Intel показывает, что в одном компактном блоке будут размещаться восемь нанолистов — ровно вдвое больше, чем в RibbonFET. Ключевое отличие CFET заключается в вертикальной компоновке: полупроводниковые элементы n-типа (pFET) и p-типа (pFET) располагаются не рядом друг с другом, а друг над другом. Это позволяет радикально сократить площадь, занимаемую логическим элементом.
На данный момент в отрасли рассматриваются два подхода к реализации CFET: монолитный и последовательный (sequential). Второй вариант предполагает более высокую и сложную конструкцию. Какой именно путь выберет Intel, пока неизвестно. Презентационный слайд компании был намеренно лаконичным, что может указывать на то, что инженеры все еще находятся на этапе выбора оптимальной топологии. Примечательно, что на слайде Intel отсутствует упоминание о разветвленных GAA-транзисторах (forksheet), которые многие эксперты считают обязательным переходным звеном. Это порождает два сценария: либо Intel действительно решила пропустить этот этап, стремясь к технологическому рывку, либо компания пока не готова раскрывать все детали своей стратегии.
Научно-исследовательский центр Imec, который впервые представил концепцию CFET в 2018 году, прогнозирует, что коммерческое внедрение таких транзисторов станет возможным только при переходе на техпроцесс с нормами в 5 ангстрем. По самым оптимистичным оценкам, это произойдет не ранее 2032 года. Однако Intel известна своим агрессивным подходом к срокам, и нет никаких гарантий, что инженеры компании не смогут сократить этот путь.
Технология многослойных транзисторов является логическим продолжением борьбы за миниатюризацию. Ранее отрасль перешла от планарных транзисторов к FinFET, затем к нанолистовым GAAFET. Каждый шаг позволял увеличить плотность и снизить токи утечки. CFET представляет собой следующий, качественный скачок, поскольку он решает проблему масштабирования не в плоскости, а в объеме.
Успешное внедрение CFET может кардинально изменить ландшафт полупроводниковой индустрии. Для Intel это не просто технологический вызов, а стратегическая возможность вернуть себе лидерство в производстве чипов. Если компании удастся наладить массовый выпуск таких транзисторов раньше конкурентов (TSMC и Samsung), это обеспечит ей колоссальное преимущество на рынке высокопроизводительных вычислений, серверных решений и ИИ-ускорителей. В противном случае, отрасль может столкнуться с затяжным периодом стагнации, когда дальнейшее повышение производительности станет возможным только за счет архитектурных ухищрений, а не за счет литографических норм.
