Intel, Marvell и Synopsys готовятся к DDR6 — скорость контроллеров на базовом уровне достигнет 224 Гбит/с

Ведущие разработчики полупроводниковой отрасли готовятся к фундаментальному сдвигу в архитектуре оперативной памяти: на февральской конференции IEEE Solid State Circuit в Сан-Франциско Intel, Marvell и Synopsys представят схемотехнические решения, способные разогнать интерфейсы до 224 Гбит/с. Речь идет не просто о плановом обновлении спецификаций, а о создании инфраструктуры, которая определит возможности вычислительной техники на ближайшее десятилетие, включая системы искусственного интеллекта.

Скорость как новая валюта: что стоит за цифрой 224 Гбит/с

Ожидаемое принятие спецификаций DDR6 в 2024 году предполагает скорость передачи данных от 12,8 до 17 Гбит/с на контакт. Однако представленные прототипы сигнальных интерфейсов (PHY) демонстрируют запас прочности, многократно превышающий эти требования. Текущие разработки нацелены на 224 Гбит/с — это означает, что инженеры закладывают основу не только для DDR6, но и для последующих поколений памяти, где узким местом станет не скорость чипа, а физика передачи сигнала по медным дорожкам.

Аналоговая природа цифрового будущего: Intel и Synopsys

Ключевая проблема, которую решают инженеры, лежит в аналоговой плоскости физического уровня. Intel адаптировала схемотехнику цифро-аналоговых преобразователей (ЦАП) для 3-нм транзисторов FinFET. Достижение уровня энергопотребления в 3 пДж/бит при пиковых скоростях — это инженерный компромисс, позволяющий сдержать тепловыделение там, где раньше рост пропускной способности неизбежно вел к перегреву.

Synopsys, в свою очередь, предлагает лицензируемую интеллектуальную собственность (IP) — готовую схемотехнику приёмопередатчика с аналогичными характеристиками. Такой подход позволяет smaller players на рынке микросхем не разрабатывать сложнейшие аналоговые блоки с нуля, а интегрировать проверенное решение, что ускоряет весь цикл создания новых продуктов.

Стратегический ход Marvell: ставка на 5-нм и контроллеры

Отдельного внимания заслуживает позиция Marvell. Компания, известная своими контроллерами для SSD и сигнальными процессорами, представляет цифровой контроллер не для самого передового 3-нм техпроцесса, а для более зрелого 5-нм FinFET. При скорости до 212 Гбит/с это решение выглядит как прагматичный расчет: запас по скорости (212 Гбит/с против ожидаемых 17 Гбит/с для DDR6) позволяет использовать контроллер в системах искусственного интеллекта и машинного обучения уже сейчас, не дожидаясь, пока 3-нм техпроцесс станет массовым и дешевым.

Разделение игроков на два лагеря (3-нм FinFET у Intel и Synopsys против 5-нм у Marvell) формирует интересную динамику. Intel и Synopsys закладывают технологический фундамент на годы вперед, в то время как Marvell предлагает практичное решение для текущих задач ИИ, где пропускная способность памяти является критическим ограничителем производительности. Показательно, что в гонке пока не участвует Samsung с её технологией GAAFET (транзисторы с круговым затвором) — это оставляет интригу относительно того, какой именно транзисторный подход окажется оптимальным для сверхскоростных интерфейсов памяти.

Судя по представленным данным, отрасль переходит от эволюционного улучшения DDR к революции в физическом уровне подключения. Следующие несколько лет покажут, смогут ли производители памяти (Micron, Samsung, SK Hynix) выпустить кристаллы, способные работать на таких скоростях, или же узким местом станет не контроллер, а сама ячейка памяти.