TSMC рассказала, как будет улучать 2-нм техпроцесс N2 — оптимизация питания в N2P и повышение скорости в N2X

TSMC ускоряет разработку своего 2-нанометрового техпроцесса, представив детализированную дорожную карту, которая включает несколько последовательных улучшений. Вместо единовременного перехода компания планирует поэтапное внедрение инноваций, что позволит быстрее адаптировать производство к требованиям рынка и сохранить технологическое лидерство в условиях острой конкуренции.

От N2 к N2P: эволюция вместо революции

Массовое производство по базовому 2-нм узлу N2 стартует, как и планировалось, в 2025 году. Его ключевым нововведением станет отказ от транзисторов FinFET в пользу более совершенной архитектуры GAAFET (транзисторы с круговым затвором). Это обеспечит лучший контроль над каналом, снизит токи утечки и даст проектировщикам гибкость в балансировке производительности и энергоэффективности.

Backside Power Delivery как ключевой апгрейд 2026 года

Однако главный технологический прорыв ожидается годом позже с выходом оптимизированной версии N2P. Именно в этом техпроцессе будет реализована технология переноса линий электропитания на обратную сторону кристалла (Backside Power Delivery). Это решение, которое индустрия обсуждает уже несколько лет, решает комплекс проблем: сокращает длину и сопротивление силовых линий, освобождает до 15% площади на лицевой стороне кристалла для полезных транзисторов и снижает взаимные помехи между цепями питания и сигнальными цепями.

Плотность и производительность: новые ориентиры

Внедрение N2P приведет к существенному скачку в плотности размещения элементов. Если переход от 3 нм к базовому 2 нм (N2) первоначально сулил рост плотности на 10%, то сейчас прогнозы TSMC скорректированы в сторону увеличения. Компания ожидает прирост в 15% для N2 и дополнительный двузначный процентный рост для N2P, что позволит создавать более компактные и сложные чипы.

Что касается производительности, то 2-нм техпроцесс в целом позволит повысить быстродействие на 10–15% при том же уровне энергопотребления. Альтернативой станет снижение энергозатрат на 25–30% при сохранении текущих частот. Уже сейчас тестовые образцы GAAFET-транзисторов демонстрируют производительность на уровне 80% от целевых показателей, а уровень выхода годных 256-Мбит ячеек SRAM превысил 50%, что свидетельствует об уверенном прогрессе в освоении технологии за два года до старта массового производства.

N2X и конкуренция на переднем крае

Для наиболее требовательных высокопроизводительных решений, таких как процессоры для дата-центров и системы искусственного интеллекта, TSMC готовит специализированный узел N2X. Его запуск намечен на 2026 год или позднее. Хотя детали пока не раскрываются, можно ожидать, что этот техпроцесс будет предлагать экстремальные частотные характеристики за счет оптимизации и, возможно, повышенного напряжения питания.

Активное развитие 2-нм семейства напрямую связано с усилением конкуренции в секторе передовых полупроводниковых технологий. Intel, анонсировавшая свой узел 20A с архитектурой RibbonFET (аналог GAAFET) и технологией PowerVia (аналог Backside Power Delivery) на 2024 год, создала мощный стимул для TSMC ускорить собственные разработки. Если обе компании выполнят заявленные планы, то TSMC внедрит GAAFET на два года позже Intel, а технологию обратной разводки питания — с отставанием примерно в год. Однако TSMC традиционно обладает более широкой клиентской базой и зрелыми производственными процессами, что делает гонку за нанометры особенно напряженной и значимой для всей отрасли.

Таким образом, стратегия TSMC на ближайшие годы строится не на разовом скачке, а на последовательных, быстро сменяющих друг друга итерациях. Это позволяет минимизировать риски, гибко реагировать на запросы ключевых заказчиков и постоянно наращивать технологическое преимущество. Успех этой дорожной карты определит, сможет ли тайваньский гигант сохранить доминирующие позиции в контрактном производстве чипов следующего поколения.